DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

8523856

Basic Patent (No, Kind, Date): JP 64001273 A2 890105 < No. of Patents: 001>

MANUFACTURE OF POLYCRYSTALLINE SILICON THIN FILM TRANSISTOR

(English)

Patent Assignee: NIPPON ELECTRIC CO Author (Inventor): SUMIYOSHI KEN

IPC: \*H01L-029/78; H01L-021/20; H01L-021/324; H01L-027/12

CA Abstract No: 111(12)107171U
Derwent WPI Acc No: C 89-051064
JAPIO Reference No: 130168E000056
Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

**JP 64001273** A2 890105 **JP** 87156898 A 870623 (BASIC)

Priority Data (No,Kind,Date): JP 87156898 A 870623

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02703673 \*\*Image available\*\*

MANUFACTURE OF POLYCRYSTALLINE SILICON THIN FILM TRANSISTOR

PUB. NO.: **64-001273** [JP 64001273 A] PUBLISHED: January 05, 1989 (19890105)

INVENTOR(s): SUMIYOSHI KEN

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 62-156898 [JP 87156898]

FILED: June 23, 1987 (19870623)

INTL CLASS: [4] H01L-029/78; H01L-021/20; H01L-021/324; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS);

R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 747, Vol. 13, No. 168, Pg. 56, April

21, 1989 (19890421)

## **ABSTRACT**

PURPOSE: To improve a field effect mobility and off-current characteristic, by making crystal grains to grow from a region, wherein oxygen inside an amorphous silicon thin film is not ion-implanted, into a region, wherein oxygen inside the amorphous silicon thin film is ion-implanted, so as to manufacture a thin film having the grown direction of crystal grains that coincides with the channel length direction.

CONSTITUTION: A region 103, wherein oxygen is ion-implanted, and a region 104, wherein oxygen is not ion-implanted, are made inside an amorphous silicon thin film 101 on an amorphous substrate 100. Next, the thin film 101 is given heat treatment for being crystallized. In this crystallizing process, the region 104, wherein silicon is not ion-implanted, firstly crystallizes. As the result of crystallization, crystal grains 105 assume the shape of being extended from the region 103 to the region 104. A source region 201 and a drain region 202 are provided having the direction of the crystal grains 105 as the length direction of a channel. Thereby, a carrier flowing through the channel is hard to be subjected to crystal interface scattering so as to show large mobility as the result. Further, the crystal interfaces running in the vertical direction to the electric field to be impressed on the source and the drain are little so as to show a low off-current.

⑩日本国特許庁(JP)

① 特許出願公開

#### 四公開特:許公報(A) 昭64-1273

@Int Cl.

識別記号

广内整理番号

@公開 昭和64年(1989)1月5日

H 01 L 29/78 21/20 21/324

27/12

3 1 1

H-7925-5F 7739-5F

7514-5F 審査請求 未諳求 発明の数 1 (全5頁)

**図発明の名称** 

多結晶シリコン薄膜トランジスタの製造方法

创特 頤 昭62-156898

願 昭62(1987)6月23日 29出

73発 明 渚 住 研

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社 砂出 顤

吉

弁理士 内 原 四代 理

## 1.発明の名称

 $(\dot{})$ 

多結晶シリコン薄膜トランジスタの製造方法 2. 特許請求の範囲

(1)非晶質基板上に非晶質シリコン醇膜を形成し、 放非品質シリコン薄膜の一部分に酸素をイオン注 入した後、熱処理を加えて結晶化する工程におい て、該非品質シリコン薄膜内の前記敷滞をイオン 注入していない領域から該非基質シリコン群膜内 の前記酸素をイオン注入した領域へ結晶粒を成長 させ、該結晶粒の成長方向をチャネル長方向とし て薄膜トランジスタを作成することを特徴とする 多結品シリコン存膜トランジスタの製造方法。

## 3.発明の詳細な説明

(産業上の利用分野)

本発明は多結晶シリコン辞談トランジスタの製 治方法に関するものである。

[従来の技術]

近年、液晶や薄膜発光業子を用いた画像設示鼓 置や、アモルファスシリコンを用いた光センサの 駆動用に、多結晶シリコン脊膜トランジスタが使 用され始めている。

例えば、ジャーナル・オブ・アプライド・フィ ジックス(Journal of Applied Physics)55巻1984 年1590頁の「スィン・フィルム・トランジスタ・ オン・モレキュラ・ビーム・デポジッション・ポ リクリスタルライン・シリコン」("Thin film transistors on molecular - beam - deposited polycrystalline silicon")や、エクステンディッド・ アプストラクツ・オブ・ザ・シックスティーンス (1984 インターナショナル) コンファレンス・オ ン・ソリッド・ステート・デバイス・アンド・マ テリアルズ, コーベ, 1984 (Extended Abstracts of the 16th(1984)International)Conference on Solid State Devices and Materials, Kobe, 1984) 中の555頁からの「セミトランスペアレント・メタ ルーーSi・エレクトローズ・フォア・aーSi: Nフ ォトダイオーズ・ゼア・アプリケイション・トゥ・ ア・コンタクトータイプ・リニア・センサ・アレ 1 (Semitransparent Metal - Si Electrodes for

a — Si:H Photodiodes and Their Application to a Contact—type Linear Sensor Arrays) や563質からの「ハイ・トランスコンダクタンス・Si — TFT's・ユージング・Ta,O,フィルムズ・アズ・ゲート・インシュレイターズ」(High Transconductance Si — TFT's Using Ta,O, Films as Gate Insulators) にその例がみられる。

上記の例に多く見られるように、大型の設品では、大型の別に多く見られるように、なりませんがおけば、大型の光をといる。仮に、シリンを駆動では、シリンを受けるという。のでは、シリンを受けると、なりのでは、シリンを受けると、なりのでは、シリンをできる。のでは、シリンのでは、シリンのでは、シリンのでは、シーでは、シーので

PN接合の逆方向電流により低く抑えられる。しかし、多結晶シリコン薄膜トランジスタにおいては、前記PN接合の空乏層中に結晶粒界が存在し、さらに、結晶粒界中の排理域位にはキャリアが捕獲されている。このため、空乏層に印加される電界により、前記の排獲されたキャリアが放出される。このような原因のため、多結晶シリコン薄膜トランジスタのPN接合の逆方向電流は、大きなものとなる。

( )

は光センサ素子への配線工程の単位価格を下げるためには、表示装置あるいは光センサと同一基仮上に多結品シリコン薄膜トランジスタからなる駆動回路を設けることが必要である。さらに表示装置あるいは光センサの素子密度が大きくなれば、前記の配線工程の単位価格の差は一層大きくなる。前記の理由のため、多結品シリコン薄膜トランジスタの開発が活発に行われている。

### (発明が解決しようとする問題点)

しかし、通常の多結品シリコン確談を用いて作成した確談トラングスタは、移動度が低く、オフ電流が大きい。これは前記の多結品シリコン確認を開いておいた。これは前記を設定した。 では結晶を登りである。 電子あるいは正孔は、前記結品粒界により散乱される。 このため、多結品シリコン確談トラングスタより低い移動皮を示す。また、単結品シリコンを用いたトランジスタは、単結品シリコンを用いたトランジスタは、単結品シリコンを用いたトランジスタは、単結品シリコンを用いたトランジスタは、また、単結品シリコンを用いたトランジスタは、また、単結品シリコンを用いたテンジスタは、オフ電流がチャネル領域とドレイン領域からなる

ながら、従来の多結晶シリコン部膜トランジスタは10<sup>--</sup> A程度のオフ電流をもち、移動度は大きくても10 cm / Vsec程度であった。以上のように、従来の多結晶シリコン薄膜トランジスタの特性はオフ電流が大きく、移動度が小さいため、応用上求められている特性を満足するものではなかった。

本発明の目的は電界効果移動度およびオフ電流 特性をともに改善する多結晶シリコン薄膜トラン ジスタの製造方法を提供することにある。

## (問題点を解決するための手段)

本発明は非品質基板上に非品質シリコン確膜を形成し、該非晶質シリコン確膜の一部分に散業をイオン注入した後、熱処理を加えて結晶化・する機・人間において、該非品質シリコン部膜内の前に動き、上部膜ののは、一般に対していない。
ないで、数結晶粒の成長方向をチャネル段方向として確膜トランジスタを作成することを特徴とする多結晶シリコン溶膜トランジスタの製造方法である。

(作用)

()

本発明の製造方法を第1回印~印を用いて説明 する。第1図Wにおいて、非晶質基板100 上に、 例えば真空滋着法あるいは気相化学反応法あるい は多結晶シリコン確膜中にシリコンをイオン注入 することにより、非品質シリコン辞額101 を形成 する。次に、第1回(b)に示すように、マスク 102 を介して、酸薬をイオン注入する。その後、マス ク 102を除去する。敵配工程により、第1図似に 示すように、非晶質シリコン薄膜101 内に酸素を イオン注入した領域103 と酸素をイオン注入して いない領域104 を作ることができる。次に、譲非。 品質シリコン辞膜101 に熱処理を加え、談非品質 シリコン薄膜101 を結晶化する。該結晶化の工程 においては、前記シリコンをイオン往入していな い領域104 がはじめに結晶化する。なぜならば、 非品質シリコン謀膜101 中の酸素が結晶化を抑制 するため、前記酸業をイオン注入した領域103 の 結晶化が前記酸素をイオン注入していない領域10 4 の結晶化と比較して遅いためである。従って、

國(4)~(6)にしたがって説明する。第3國(4)に示す ように、石英基板300 上に真空蒸着法により、基 板温度320℃で、非品質シリコン辞膜301を厚さ0. 2m 堆積する。このときの成膜時の真空槽内の圧 力は1×10~torr以下であった。次に、第3図(1) に示すように、フォトリソグラフィー工程により 該非品質シリコン群膜301 上に、フォトレジスト をイオン注入用マスク302 として軽形した。前記 工程の後、シリコンを加速電圧50KeV。ドーズ量5 ×10<sup>4.4</sup> ca<sup>--</sup>\*の条件でイオン注入した。さらに、酸 洗浄によりマスク302 を除去した。前配工程の後、 跛石英基板300 を電気炉によって、窒素雰囲気中 で600で、15時間の熱処理を加えた。前記工程の後、 第3図@に示すように結晶化した薄膜301 をフォ トリソグラフィー工程により各トランジスタ領域 303 に分割する。この後、第3図(4)に示すように、 ゲート放化膜である酸化シリコン膜304 を、水滸 化シリコン (Sifi4)と亜酸化窒素(N±0)による気相 化学反応により、基板温度630℃で、厚さ0.1㎞形 成した。さらに、多緒品シリコン辞膜を、水沸化

ز. پ

結晶化は前記酸素をイオン注入していない領域10 4 においてはじめに起こり、さらに第1回(のの矢 印に示すように、前記酸素をイオン注入した領域 103 の方向へ起こる。第2回回は移腹面内の結晶 粒を核式的に示す図である。結晶化の結果、結晶 粒105は飯城103から領域104 へ伸びた形となる。 該結品粒105 の方向をチャネル長方向とするよう に、第2酉(3)に示すように、ソース領域201 とド レイン領域202 を設ける。該チャネル長方向には、 結晶粒界が少ないため、チャネルをながれるキャ リアは結晶粒界散乱を受け難く、結果として薄膜 トランジスタは大きな移動度を示す。また、ソー スとドレインに印加される電界の垂直方向に走る・ 結晶粒界が少ないため、弾膜トランジスタは低い オフ電池を示す。以上述べたように、組成原子で ある酸素をイオン注入することによりシリコン群 膜の純度を低下させることなく、大きい移動度と 低いオフ電流を示す薄膜トランジスタが得られる。 (実施例)

以下本発明の製造方法の実施例について、第3

シリコン(SiR。)の熱分解による気相化学反応など を用いて、厚さ0.3 血形成し、ゲート電極305を形 成した。この後、第3図Wに示すように、リンイ オンを5×10\*\* ca ¯\* イオン注入し、ソース領域306 とドレイン領域307を形成した。さらに、650℃。 1時間の熱処理を行い、ソース領域306.とドレイ ン領域307 の活性化を図った。前記工程の後、第 3 図(1)に示すように、酸化シリコン酸308 を前述 の気相化学反応により厚さ1㎜形成し、フォトリ ソグラフィー工程により該ソース領域 306、該ド レイン領域307上の酸化シリコン膜308にコンタク トホールを設けた。前記工程の後、真空蒸着等の 方法により配線金属としてアルミニウムを堆積し、 フォトリソグラフィー工程により第3回回に示す ソース電極309とドレイン電極310とゲート電極間 の配線を行った。この後、450℃,30分の水泉中で の熱処理を行った。

上記の工程により作成した存版トランジスタの 特性は、世界効果移動度100 cm² / Vsec, オフ電流 10-1-1 A であった。

## 特開昭64-1273(4)

比較のために、トランジスタ領域303 として、 其空蒸発により基板温度600 でで作成した多結品 シリコン薄膜を用い、第3図の以降の工程を同一 にした従来型の薄膜トランジスタも同時に作成し た。この工程により作成した薄膜トランジスタの 特性は、電射効果移動度10cm//vsec.オフ電流10<sup>--</sup> Aであった。

## (発明の効果)

以上から本発明の製造方法によって作成した多 結晶シリコン薄膜トランジスタは、従来の多結品 薄膜トランジスタと比較して電界効果移動度が大 さく、オフ電流は小さく、その特性を大きく改善 することができる。本発明による多結晶シリコン 薄膜トランジスタを被晶表示数度の駆動に用いて、 優れた効果を有するものである。

#### 4. 図面の簡単な説明

()

()

第1図(A)~(A)は本発明の製造方法を説明するための図、第2図(A)は本発明による辞談トランジスタ領域の結晶粒を説明するための図、(A)は結晶粒の方向とソーズ(E)域、ドレイン領域との関係を示

す図、第3図(Q)~(g)は本発明の実施例を工程順に 示す図である。

100…非品質基板

101,301…非品質シリコン薄膜

102…マスク

103…酸果をイオン注入した領域

104…酸素をイオン注入していない領域

201.306…ソース領域

202,307…ドレイン領域

300…石英基板

302…イオン往入用マスク

303…トランジスタ領域

304…散化シリコン辞饌

305…ゲート電極

308…酸化シリコン説


309…ソース電揺

310…ドレイン健極


特許出職人 日本電気株式会社


代理人 弁理士内原






第 1 図





第 2 図

# 特開昭64-1273 (5)



第 3 図

()

